Problem

A Figura 9.83 mostra o circuito básico para interfacear um microprocessador (MPU) com um m...

A Figura 9.83 mostra o circuito básico para interfacear um microprocessador (MPU) com um módulo de memória, que contém um ou mais CIs (Capítulo 12) que podem tanto receber dados do microprocessador (operação WRITE) quanto enviar dados para ele (operação READ). Os dados sào transferidos pelas oito linhas do barramento de dados. As linhas de dados do MPU e as I/O da memória estão conectadas em um barramento comum. No momento, vamos analisar como o MPU controla a seleção do módulo de memória para as operações READ ou WRITE. Os passos envolvidos são:

1. O MPU coloca o endereço do memoria em suas linhas de saídas de endereço A15 a A0.
2. O M PU gera o sinal para informar ao módulo de memória que a operação será realizada: = 1 para READ, = 0 para WRITE.
3. Os cinco bits superiores das linhas de endereço do MPU são decodificados pelo 74ALS138, que controla a entrada de habilitação do módulo de memória. Essa entrada de habilitação tem de ser ativada para que o módulo de memória realize urna operação READ ou WRITE.
4. Os outros 11 bits de endereço estão conectados no módulo de memória, que os usa para selecionar a posição interna especifica a ser acessada pelo MPU, desde que a entrada de habilitação esteja ativa. Para 1er o módulo de memória ou escrever nele, o MPU tem de colocar o endereço correto nas linhas de endereço para habilitar a memória e, então, dar um pulso no estado ALTO, em CP.
(a) Determine, caso exista algum, qual destes endereços hexadécimals ativará o módulo de memória: 607F, 57FA, 5F00.
(b) Determine qual faixa de endereços hexa ativará a memória. (Sugestão: as entradas A0 a A10 para a memória podem ter qualquer combinação.)
(c) Suponha que um segundo módulo idêntico de memória seja acrescentado ao circuito com seus endereços. . e linhas I/O de dados conectados exatamente do mesmo modo que o primeiro módulo, exceto pelo fato de que a sua entrada de habilitação está ligada à saída do decodificador. Qual é a faixa de endereços hexa que ativará esse segundo módulo?
(d) É possível para o M PU ler ou escrever nos dois módulos ao mesmo tempo? Explique.